الرئيسيةعريقبحث

ريسك - في


☰ جدول المحتويات


ريسك - فايف (RISC-V)‏ هي بنية مجموعة تعليمات مفتوحة المصدر تستند إلى مبادئ الحوسبة المحددة ريسك.[1][2] وعلى النقيض من معظم معايير ISA، يمكن استخدام معيار RISC-V ISA بحرية لأي غرض، مما يسمح لأي شخص بتصميم وتصنيع وبيع رقائق ريسك-v وبرامتجها بحرية كاملة. في حين أنه ليس أول هيكل مفتوح ISA، فهو مهم لأنه صمم ليكون مفيدًا في نطاق واسع من الأجهزة. تحتوي مجموعة التعليمات أيضًا على مجموعة كبيرة من برامج الدعم، والتي تتجنب الضعف المعتاد في مجموعات التعليمات الجديدة. بدأ المشروع في عام 2010 في جامعة كاليفورنيا، بيركلي، ولكن العديد من المساهمين هم من المتطوعين وعمال الصناعة خارج الجامعة. لقد تم تصميم جهاز RISC-V ISA مع تطبيقات في العالم الحقيقي صغيرة وسريعة وقليلة الطاقة، ولكن بدون تصميم معماري أكثر من أجل أسلوب معماري دقيق معين.

ريسك - فايف
المصمم جامعة كاليفورنيا (بركلي)
سنة العرض 2010
مفتوح نعم
السجلات
ريسك-V.jpg
Yunsup Lee holding RISC V prototype chip.jpg

مقالات ذات صلة

المراجع

  1. "معلومات عن ريسك - في على موقع babelnet.org". babelnet.org. مؤرشف من الأصل في 8 يناير 2020.
  2. "معلومات عن ريسك - في على موقع linkedin.com". linkedin.com. مؤرشف من الأصل في 25 مارس 2019.

مصادر

وصلات خارجية


موسوعات ذات صلة :